(to be used for a		Application Number  Filing Date  First Named Inventor	PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 tent and Trademark Office; U.S. DEPARTMENT OF COMMERCE ction of information unless it displays a valid OMB control number.  10/708,662  03/18/2004  Frank Lin  VIAP0088USA
Amendment After Af	er Final idavits/declaration(s) of Time Request bandonment Request n Disclosure Statement copy of Priority	Drawing(s)  Licensing-related Papers  Petition  Petition to Convert to a Provisional Application  Power of Attorney, Revocation Change of Correspondence Ad  Terminal Disclaimer  Request for Refund  CD, Number of CD(s)  Remarks	After Allowance communication to Technology Center (TC)  Appeal Communication to Board of Appeals and Interferences  Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)  Proprietary Information
	Winston Hsu, Reg. N  Cl  It this correspondence is be as first class mail in an enven	And	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

Applicant claims small entity status. See 37 CFR 1.27

Approved for use through 07/31/2006. OMB 0651-0032 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

PTO/SB/17 (10-03)

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

EEE TOANCMITTAL	Co	omplete if Known
FEE TRANSMITTAL	Application Number	10/708,662
for FY 2004	Filing Date	03/18/2004
Effective 10/01/2003. Patent fees are subject to annual revision.	First Named Inventor	Frank Lin
Enective Toto (12003). Faterit lees are subject to annual revision.	Examiner Name	

Art Unit (\$) 0.00**TOTAL AMOUNT OF PAYMENT** VIAP0088USA Attorney Docket No. METHOD OF PAYMENT (check all that apply) FEE CALCULATION (continued) 3. ADDITIONAL FEES Credit card Money Check Other None Order Large Entity <sub>I</sub> Small Entity Deposit Account: Fee Fee Fee Fee **Fee Description** Deposit Code (\$) Code (\$) Fee Paid 50-0801 Account 1051 130 2051 65 Surcharge - late filing fee or oath Number Deposit 25 Surcharge - late provisional filing fee or 50 2052 1052 North America International Patent Office **Account** cover sheet Name 1053 130 1053 130 Non-English specification The Director is authorized to: (check all that apply) 1812 2,520 For filing a request for ex parte reexamination 1812 2,520 Credit any overpayments Charge fee(s) indicated below 920\* Requesting publication of SIR prior to 1804 9201 1804 Charge any additional fee(s) or any underpayment of fee(s) **Examiner action** Charge fee(s) indicated below, except for the filing fee 1805 1,840 1805 1,840\* Requesting publication of SIR after Examiner action to the above-identified deposit account. 55 Extension for reply within first month 1251 2251 110 FEE CALCULATION 210 Extension for reply within second month 1252 420 2252 **BASIC FILING FEE** 1253 950 2253 475 Extension for reply within third month Large Entity Small Entity Fee Fee Fee Paid Fee Fee Fee Description 1254 1,480 2254 740 Extension for reply within fourth month Code (\$) Code (\$) 2255 1,005 Extension for reply within fifth month 1255 2,010 1001 770 2001 385 Utility filing fee 1401 330 2401 Design filing fee 165 Notice of Appeal 1002 340 2002 170 1402 330 2402 165 Filing a brief in support of an appeal 1003 530 2003 265 Plant filing fee 145 Request for oral hearing Reissue filing fee 1403 290 2403 1004 770 2004 385 1005 160 2005 80 Provisional filing fee 1451 1,510 1451 1,510 Petition to institute a public use proceeding 55 Petition to revive - unavoidable 1452 110 2452 **SUBTOTAL (1)** | (\$) 0.00 1453 1,330 2453 665 Petition to revive - unintentional 2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE 1501 1,330 2501 665 Utility issue fee (or reissue) Fee from Fee Paid **Extra Claims** below 1502 480 2502 240 Design issue fee **Total Claims** -20\*\* = 1503 640 2503 320 Plant issue fee Independent - 3\*\* = Claims 1460 130 1460 130 Petitions to the Commissioner Multiple Dependent 50 50 Processing fee under 37 CFR 1.17(q) 1807 1807 Large Entity | Small Entity 1806 180 Submission of Information Disclosure Stmt 180 1806 Fee Fee Fee Fee **Fee Description** 40 Recording each patent assignment per Code (\$) Code (\$) 8021 40 8021 property (times number of properties) Claims in excess of 20 1202 18 2202 9 385 Filing a submission after final rejection 1809 770 2809 1201 2201 Independent claims in excess of 3 86 43 (37 CFR 1.129(a)) 1203 290 2203 Multiple dependent claim, if not paid 145 770 385 For each additional invention to be 1810 2810 examined (37 CFR 1.129(b)) \*\* Reissue independent claims 2204 1204 86 43 over original patent 770 1801 2801 385 Request for Continued Examination (RCE) 900 1802 2205 9 \*\* Reissue claims in excess of 20 1802 900 Request for expedited examination 1205 18 and over original patent of a design application Other fee (specify) (\$) 0.00SUBTOTAL (2) \*Reduced by Basic Filing Fee Paid SUBTOTAL (3) (\$) 0.00 \*\*or number previously paid, if greater; For Reissues, see above

SUBMITTED BY			(Complete	(if applicable))
Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent) 41,526	Telephone	886289237350
Signature	Winto,	nbou	Date	411512000

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092106400	Taiwan R.O.C	03/21/2003		
:				
		·		

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



एडि एडि एडि

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛、其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 03 月 21 日 Application Date

申、請案號: 092106400 Application No.

申請人:威盛電子股份有限公司。Applicant(s)

局 Director General



發文日期: 西元 2003 年 4 月 10 日

Issue Date


發文字號: 09220357440

Serial No.

이번 이번

申請日期:	IPC分類	
申請案號:		

(以上各概	由本局填	發明專利說明書
	中文	顯示控制電路讀取系統記憶體之儲存資料的方法
發明名稱	英 文	METHOD FOR A DISPLAY CONTROLLER TO ACCESS DATA STORED IN A SYSTEM MEMORY OF A COMPUTER DEVICE
	姓 名 (中文)	1. 林瑞霖
T'e no	姓 名 (英文)	1. Lin, Frank
發明人 (共7人)		1. 中華民國 TW
	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	姓 名 (中文)	1. 威盛電子股份有限公司
	姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
=	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所(營業所)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	1.王雪紅
	代表人(英文)	I. Wang, Hsueh-Hung



申請日期申請案號		IPC分類
(以上各根	<b>请由本局填</b>	發明專利說明書
_	中文	
發明名稱	<b>英又</b>	
	姓 名 (中文)	2. 吳勝宗
	(英文)	2. Wu, Victor
發明人 (共7人)	國籍 (中英文)	2. 中華民國 TW
	一(中) 文	2. 台北縣新店市中正路五三三號八樓
		2.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
=	國 籍 (中英文)	
甲請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	
	HACKISM AC	



申請日期		IPC分類
申請案號	·	
(以上各根	<b>自由本局填</b>	發明專利說明書
—	中文	
發明名稱	英文	
	姓 名(中文)	3. 蔡日興
=	姓名(英文)	3. Tsai, Jacky
發明人 (共7人)	國籍(中英文)	3. 中華民國 TW
	住居所(中文)	3. 台北縣新店市中正路五三三號八樓
	住居所(英文)	3.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
Ξ	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	

申請日期:	IPC分類		
申請案號:	*	·	
(以上各欄由太局埴註)			

A los		
(以上各欄	由本局填	發明專利說明書
_	中文	
發明名稱	英文	
	姓 名(中文)	4. 黄祥毅
=	(英文)	4. Huang, Hsiang-Yi
發明人 (共7人)	國籍(中英文)	4. 中華民國 TW
		4. 台北縣新店市中正路五三三號八樓
	住居所(英文)	4.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
Ξ	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所(營業所)	
	代表人(中文)	
	代表人(英文)	



申請日期:	IPC分類		
申請案號:			

	•	
(以上各欄	由本局填	發明專利說明書
發明名稱	中文	
	英 文	
	姓 名 (中文)	5. 張維昀
=	(英文)	5. Chang, Vincent
發明人 (共7人)	國籍(中英文)	5. 中華民國 TW
	(中 文)	5. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	5.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
=	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所(營業所)	
	代表人(中文)	
	代表人(英文)	



申請日期		IPC分類
申請案號	•	
(以上各欄	由本局填	發明專利說明書
-	中文	
發明名稱	英文	
	姓 名 (中文)	6. 劉國平
二 發明人 (共7人)	姓名(英文)	6. Liu, Michael
	國籍(中英文)	6. 中華民國 TW
	住居所(中文)	6. 台北縣新店市中正路五三三號八樓
	住居所(英文)	6.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
Ξ	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人(中文)	
	代表人(英文)	

申請日期:	IPC分類	.•	•	·	· ·	·	•	
申請案號:			•					

(以上各欄	由本局項	發明專利說明書
	中文	
發明名稱	英 文	
	姓 名(中文)	7. 何桓蓁
( <del>-</del>	(英文)	7. Ho, Heng-Chen
發明人 (共7人)	國 籍 (中英文)	7. 中華民國 TW
	住居所(中文)	
	住居所(英文)	7.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三	國 籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	




## 四、中文發明摘要 (發明名稱:顯示控制電路讀取系統記憶體之儲存資料的方法)


一種顯示控制電路讀取系統記憶體之儲存資料的方法,其包含有使用記憶體控制電路設定區塊容量限制對應,使用記憶體控制電路依據區塊容量限制值數個指令應預定讀取個記憶體讀取指令為複數個記憶體讀取指令區與容量總和不大於區塊容量限制值;以及當指令區段中之複數個記憶體讀取指令係用來讀取記憶體裝置中N個分頁上的資料時,則使用該記憶體控制電路調整複數個記憶體讀取指令之讀取順序以驅動記憶體裝置僅需執行(N-1)次分頁切換。

- (一)、本案代表圖為:第四圖
- (二)、本案代表圖之元件代表符號簡單說明

六、英文發明摘要 (發明名稱:METHOD FOR A DISPLAY CONTROLLER TO ACCESS DATA STORED IN A SYSTEM MEMORY OF A COMPUTER DEVICE)

A method for a display controller to access data stored in a system memory of a computer device is disclosed. The method includes using a memory controller to setting a block capacity value; using the memory controller to divide a plurality of read requests corresponding to a predetermined request sequence into a plurality of request groups, wherein a total amount of data






四、中文發明摘要 (發明名稱:顯示控制電路讀取系統記憶體之儲存資料的方法)

六、英文發明摘要 (發明名稱:METHOD FOR A DISPLAY CONTROLLER TO ACCESS DATA STORED IN A SYSTEM MEMORY OF A COMPUTER DEVICE)

required by read requests grouped in each request group is less than the block capacity value; and using the memory controller to adjust a request sequence corresponding to read requests grouped in each request group for retrieve data stored at different N pages so that a memory device only performs (N-1) times of page switching operations.



一、本案已向			
國家(地區)申請專利	申請日期	<b>案號</b>	主張專利法第二十四條第一項優先權
		無	
二、□主張專利法第二十五	- 條之一第一項	優先權:	
申請案號:		無	
日期:			
三、主張本案係符合專利法	第二十條第一	項□第一款但書或∟	]第二款但書規定之期間
四、□有關微生物已寄存於	ER 6k.		
寄存國家: 寄存機構: 寄存日期: 寄存號碼:		無	
□有關微生物已寄存於 寄存機構:	國內(本局所指	定之寄存機構):	
寄存日期: 寄存號碼: □熟習該項技術者易於	·獲得. 不須寄存	無	
	73.13,		
		*	

#### 五、發明說明 (1)


發明所屬之技術領域

本發明提供一種讀取記憶體裝置之資料的方法,尤指一種顯示控制電路讀取系統記憶體之資料的方法。

## 先前技術

隨著多媒體技術發展,影像輸出已逐漸成為電腦裝 置的重要工作,亦即顯示卡 (graphics card)不再僅是 進行簡單的 2D圖形處理,而還必須複雜的 3D圖形資料運 。請參閱圖一,圖一為習知電腦裝置10的功能方塊 圖。電腦裝置10包含有一中央處理器12、一北橋電路 14、一南橋電路16、一繪圖晶片18、一繪圖記憶體20、 一顯示裝置 22、一系統記憶體 24以及一輸入裝置 26。中 央處理器 12係用來控制電腦裝置 10的整體運作, 北橋電 路 14係用來協調高速週邊裝置 (例如繪圖晶片 18與系統 記憶體24)以及中央處理器12之間的訊號傳遞,南橋電 路 16則用來協調低速週邊裝置(例如輸入裝置 26) ,並經由北橋電路14來進一步地存取高速週邊裝 圖晶片 18則用來進行顯示資料的處理,並透過繪 记憶體20來儲存該顯示資料,而繪圖晶片18另將該顯 示資料輸出至顯示裝置來輸出影像畫面。此外,系統記 憶體 24係用來暫存電腦裝置 10的資料與程式,例如系統 記憶體 24可載入一作業系統、一常駐程式以及一運算資






## 五、發明說明 (2)

料等,此外,系統記憶體 24的存取操作係由北橋電路 14中的記憶體控制電路 (memory controller) 15所控制。一般而言,對於繪圖晶片 18而言,其可使用一加速影像處理埠 (accelerated graphics port, AGP) 介面或一週邊傳輸介面 (peripheral component interconnect, PCI)來讀取系統記憶體 24上所載入的運算資料,例如 3D圖形運算所需的材質 (texture) 資料,相較於週邊傳輸介面,加速影像處理埠介面可快速地讀取系統記憶體 24,因此隨著 3D圖形運算的大幅運用,所以加速影像處理埠介面已逐漸被繪圖晶片 18所採用以增加 3D圖形運算的 文率。






## 五、發明說明 (3)

的資料 D2。如圖二所示,繪圖晶片 18輸出讀取指令 A1至 該週邊裝置接收到所需資料 D1所需時間為 L1, 亦即於該 時段 L1之中,該週邊傳輸介面的匯流排係由繪圖晶片 18 所佔用而無法提供其他裝置使用;相反地,對於加速影 像處理埠介面而言,其係使用管線(pipeline)方式來 進行資料讀取,亦即繪圖晶片18可使用加速影像處理埠 介面的匯流排輸出一讀取指令A1以讀取系統記憶體24中 的資料 D1,然而於系統記憶體 24完成資料 D1的擷取前, 圖晶片 18可隨即輸出讀取指令 A2、A3、A4、 A5來讀取 統記憶體 24中的資料 D2、 D3、 D4、 D5, 因此如圖二所 當 繪 圖 晶 片 18輸 出 讀 取 指 令 A1、 A2、 A3、 A4、 A5 系統記憶體 24以管線方式逐一處理讀取指令 A1、 A2、A3、A4、A5, 並將所擷取的資料D1、D2、D3、D4、 D5回傳至繪圖晶片 18。因此於同樣運作時間下,當繪圖 晶片 18應用習知週邊傳輸介面的匯流排來讀取系統記憶 體 24時,其會因為該匯流排的閒置時間(例如 L1)而造 讀取效率不彰,然而,若繪圖晶片18使用習知加速影 像處理埠介面則可擁有較佳的資料處理效率。


一般而言,記憶體控制電路15係用來控制系統記憶體24的資料寫入操作與資料讀取操作,且記憶體控制電路15係使用佇列(queue)來儲存複數個讀取指令,亦即依據該佇列中之讀取指令的執行順序來擷取系統記憶體24所儲存的資料。請參閱圖三,圖三為圖一所示之系統





#### 五、發明說明 (4)

記憶體 24的資料讀取時序圖。由上而下分別代表控制指 令、輸出資料以及時間。若繪圖晶片 18連續輸出讀取指 令 RA1、 RA2、 RB1以 讀 取 系 統 記 憶 體 24上 相 對 應 資 料 D1、 D2、D3, 其中資料D1、D2係儲存於同一行(row), 亦即 同一分頁(page) A上,而資料D3係儲存於另一行,亦即 一分頁 B上。記憶體控制電路 15之 佇列中依序紀錄讀取 指令RA1、RA2、RB1,因此其執行順序依序為讀取指令 RA1, 讀取指令RA2, 以及讀取指令RB1, 因此於時間1T 時,記憶體控制電路 15執行一控制指令 ActA以開啟系統 記憶體24之分頁A,亦即開啟(turn on)對應分頁A之所 有記憶單元以便存取該分頁 A中之記憶單元所紀錄的資 料。於時間 2 T時,記憶體控制電路 15執行讀取指令 RA1, 若 資 料 D1、 D2、 D3的 位 元 長 度 係 為 24個 位 元 組 ( by te , 且系統記憶體 24需要 3T的時間來完成 24個位元組的 讀取,因此系統記憶體24於時間4T~7T間輸出相對應資料 D1。於時間 5T時, 記憶體控制電路 15執行讀取指令 RA2, 因此當資料 D1於時間 7T完成輸出時,由於該分頁 A仍維持 開啟狀態,因此依據習知脈衝讀取模式(burst mode ,系統記憶體 24可隨即於時間 7T~10T中 擷取出資 D2。由於資料 D3係儲存於分頁 B而非分頁 A, 因此當記憶 空制電路 15欲執行讀取指令 RB1以讀取分頁 B上的資料 D3前,其必須進行關閉(precharge)分頁 A及開啟 (activate)分頁 B的操作,亦即於時間 8T時,記憶體控 制電路 15執行控制指令 PreA以關閉分頁 A, 而於時間 9T







#### 五、發明說明 (5)

時,再執行控制指令ActB以開啟分頁B。當系統記憶體24之分頁B順利開啟而可進行後續資料讀取運作後,記憶體控制電路15於時間10T時執行讀取指令RB1,同樣地,系統記憶體24於時間12T~15T中開始擷取出資料D3。

發明內容

因此本發明之主要目的在於提供一種顯示控制電路






#### 五、發明說明 (6)


讀取系統記憶體之儲存資料的方法,以解決上述問題。

本發明之申請專利範圍提供一種電腦系統之資料讀 取方法,該電腦系統包含一記憶體控制電路(memory controller),用來執行複數個記憶體讀取指令,該複 數個記憶體讀取指令係由該電腦系統之資料處理裝置依 一預定讀取順序逐一傳輸至該記憶體控制電路以讀取該 電腦裝置之記憶體裝置所儲存之資料。該方法包含有 使用該記憶體控制電路設定一區塊容量限制值;使用該 記憶體控制電路依據該區塊容量限制值與該預定讀取順 **斥來劃分對應該預定讀取順序之複數個記憶體讀取指令** 為複數個指令區段,且每一指令區段之相對應複數個記 憶體讀取指令所讀取之儲存資料之容量總和不大於該區 塊容量限制值;以及依據屬於同一指令區段之複數個記 憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的 分頁,使用該記憶體控制電路先執行該指令區段中所有 於相同分頁之儲存資料所對應之記憶體讀取指令,再 執行該指令區段中異於該分頁然而卻屬於相同分頁之儲

# 實施方式

請參閱圖一與圖四,圖四為本發明資料讀取方法重排(reorder)讀取指令的示意圖。由上而下分別代表未






## 五、發明說明 (7)

重新排序的佇列Q'以及重新排序後的佇列Q'',此外,佇 列 Q係設置於記憶體控制電路 15中,用來暫存繪圖晶片 18 輸出的讀取指令,而記憶體控制電路15依序執行佇列 Q中 的讀取指令以讀取系統記憶體24的資料。如圖四所示, 繪圖晶片 18依序輸出讀取指令 A1、B1、C1、A2、B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4來 讀 取 系 統 記 憶 體 24的 資 料, 因此讀取指令 A1、B1、C1、A2、B2、C2、A3、B3、 C3、A4、B4、C4依序地記錄於佇列Q之佇列單元 (queue entry) QE1, QE2, QE3, QE4, QE5, QE6, QE7, QE8, QE9、QE10、QE11、QE12内。請注意, 佇列單元QE1中所 紅 录的讀取指令係第一個被執行的讀取指令,而佇列單 元 QE12中所紀錄的讀取指令係最後一個被執行的讀取指 令,且讀取指令A1、A2、A3係讀取系統記憶體24之分頁 A, 讀取指令B1、B2、B3係讀取系統記憶體24之分頁B, 以及讀取指令 C1、 C2、 C3係讀取系統記憶體 24之分頁 C。 本實施例中,記憶體控制電路15設定有一區塊容量限制 ,用來劃分該未重新排序的佇列Q,舉例來說,若該區 塊容量限制值設定為 32\*64位元 (亦即 32 quadword), 所以由佇列單元 QE1起,累計讀取指令A1、B1、C1、A2、 B2、C2、A3、B3、C3、A4、B4、C4讀取系統記憶體24的 資料量,因此便可依據該區塊容量限制值來劃分佇列單 元 QE1、 QE2、 QE3、 QE4、 QE5、 QE6、 QE7、 QE8、 QE9、 QE10、QE11、QE12與相對應讀取指令A1、B1、C1、A2、 B2、C2、A3、B3、C3、A4、B4、C4為複數個指令區段,






#### 五、發明說明(8)

例如讀取指令A1、B1、C1、A2、B2、C2讀取系統記憶體 24的資料總和不大於

32\*64位元,而讀取指令A1、B1、C1、A2、B2、C2、A3讀取系統記憶體24的資料總和則大於32\*64位元,因此佇列單元QE1、QE2、QE3、QE4、QE5、QE6與相對應讀取指令A1、B1、C1、A2、B2、C2則劃分為一第一指令區段,同樣地,佇列單元QE7、QE8、QE9、QE10、QE11、QE12與相對應讀取指令A3、B3、C3、A4、B4、C4則可劃分為一第二指令區段。

本發明資料讀取方法重排讀取指令的後續運作詳述如下。首先進行佇列 Q'之第一指令區段中讀取指令 A1、B1、C1、A2、B2、C2的重新排序操作,已知佇列單元 QE1係為佇列 Q'的啟始端,所以佇列單元 QE1所記錄的讀取指令 A1不會更動,亦即於佇列 Q'中,佇列單元 QE1仍储存讀取指令 A1,然後搜尋佇列 Q'之第一指令區段中是否有與讀取指令 A1一樣讀取系統記憶體 24之分頁 A的任何讀取指令,於本實施例中,佇列單元 QE4所储存的讀取指令 A2亦讀取系統記憶體 24的分頁 A,因此調整讀取指令 A2的執行順序而將讀取指令 A2緊鄰於讀取指令 A1之後,亦即於佇列 Q',中,佇列單元 QE2係儲存讀取指令 A2,由於佇列Q'的第一指令區段中,排列於佇列單元 QE4後之佇列單元 QE5、QE6所储存的讀取指令 B2、C2並非讀取系統記憶體 24的分頁 A,因此佇列 Q'的第一指令區段中讀取系統記憶






## 五、發明說明 (9)

體 24之分頁 A的所有讀取指令 A1、 A2已完成重新排序操 作。如上所述,讀取指令B1、C1、B2、C2尚未進行重新 排序操作,而讀取指令 B1係記錄於佇列 Q'的佇列單元 QE2 而對應較高的執行優先權 (queue priority),因此調 整讀取指令 B1的執行順序而將讀取指令 B1緊鄰於讀取指 令 A 2之後,亦即於佇列 Q''中,佇列單元 QE3係用來儲存 讀取指令B1,然後搜尋佇列Q'之第一指令區段中是否有 與讀取指令 B1一樣讀取系統記憶體 24之分頁 B的任何讀取 指令,於本實施例中,佇列Q'之佇列單元QE5所儲存的讀 取指令 A 2亦讀 取系統記憶體 24的分頁 B, 因此亦調整讀取 指 令 B 2的 執 行 順 序 而 將 讀 取 指 令 B 2緊 鄰 於 讀 取 指 令 B 1之 後,亦即於佇列 Q''中,佇列單元 QE4係儲存讀取指令 B2,由於佇列Q'的第一指令區段中,排列於佇列單元QE5 後之佇列單元 QE6所儲存的讀取指令 C2並非讀取系統記憶 體 24的分頁 B, 因此佇列 Q'的第一指令區段中讀取系統記 憶體 24之分頁 B的所有讀取指令 B1、 B2已完成重新排序的 操作。由於僅剩讀取指令 C1、 C2尚未進行重新排序操 作,而讀取指令 C1係記錄於佇列 Q'的佇列單元 QE3而對應 較高的執行優先權,因此調整讀取指令 C1的執行順序而 將讀取指令 C1緊鄰於讀取指令 B2之後,亦即於佇列 Q'' , 佇列單元 QE5係用來儲存讀取指令 C1, 然後搜尋佇列 Q'之第一指令區段中是否有與讀取指令 C1一樣讀取系統 記憶體 24之分頁 C的任何讀取指令,於本實施例中,佇列 Q'之 佇 列 單 元 QE6所 儲 存 的 讀 取 指 令 C2亦 讀 取 系 統 記 憶 體







## 五、發明說明 (10)

24的分頁 C, 因此亦調整讀取指令 C2的執行順序而將讀取指令 C2緊鄰於讀取指令 C1之後,亦即於佇列 Q'中,佇列單元 QE6係儲存讀取指令 C2,此時,佇列 Q'之第一指令區段中的所有讀取指令 A1、 B1、、 C1、 A2、 B2、 C2已完成重新排序的操作,亦即於重新排序佇列 Q'後的相對應佇列 Q'中,佇列單元 QE1、 QE2、 QE3、 QE4、 QE5、 QE6則依序紀錄讀取指令 A1、 A2、 B1、 B2、 C1、 C2。


依據上述同樣的操作原理來進行後續佇列Q'之第二 指令區段中讀取指令A3、B3、C3、A4、B4、C4的重新排 操作。請注意,於佇列Q',中,最後一個佇列單元QE6 係記錄讀取指令 C3, 且讀取指令 C3係用來讀取系統記憶 24之分頁 C, 因此於佇列 Q'之第二指令區段進行重新排 序操作時,係先搜尋佇列Q'之第二指令區段中是否有讀 取系統記憶體 24之分頁 C的任何讀取指令, 佇列 Q'之佇列 單元 QE7、 QE8所紀錄之讀取指令A3、B3並非讀取系統記 憶體24之分頁C,然而後續佇列Q'之佇列單元QE9所記錄 的讀取指令 C3係讀取系統記憶體 24之分頁 C, 因此調整讀 取指令 C3的執行順序而將讀取指令 C3緊鄰於讀取指令 C2 之後,亦即於佇列 Q''中,佇列單元 QE7係儲存讀取指令 C°, 然後搜尋佇列Q'之第二指令區段中是否有與讀取指 令 C3一樣讀取系統記憶體 24之分頁 C的任何讀取指令。由 於 佇 列 Q''之 第 一 指 令 區 段 中 的 最 後 一 個 佇 列 單 元 QE 6與 佇列Q''之第二指令區段中的第一個佇列單元QE7所紀錄






## 五、發明說明 (11)

的讀取指令 C2、 C3均讀取同一分頁 C, 因此當佇列 Q''之 第一指令區段完成資料讀取操作時,佇列Q'之第二指令 區段開始執行時便不必進行任何切換分頁的操作而提高 資料讀取的效率。於本實施例中, 佇列 Q'之佇列單元 QE12所储存的讀取指令 C4亦讀取系統記憶體 24的分頁 C, 因此亦調整讀取指令 C4的執行順序而將讀取指令 C4緊鄰 於讀取指令 C3之後,亦即於佇列 Q''中,佇列單元 QE8係 存讀取指令 C4, 由於佇列 Q'的第二指令區段中, 讀取 令 C 4係 記錄於最後一個佇列單元 QE12中,因此佇列 Q' 的第二指令區段中讀取系統記憶體 24之分頁 C的所有讀取 指 ~ C3、 C4已完成重新排序的操作。如上所述,讀取指 令 A3、B3、A4、B4尚未進行重新排序操作,而讀取指令 A3係記錄於佇列Q'的佇列單元QE7而對應較高的執行優先 權,因此調整讀取指令A3的執行順序而將讀取指令A3緊 鄰於讀取指令 C4之後,亦即於佇列 Q''中,佇列單元 QE9 係用來儲存讀取指令 A3, 然後搜尋佇列 Q'之第二指令區 段中是否有與讀取指令 A3一樣讀取系統記憶體 24之分頁 A 的任何讀取指令,於本實施例中,佇列Q'之佇列單元 QE10所储存的讀取指令 A4亦讀取系統記憶體 24的分頁 A, 因此亦調整讀取指令 A 4的執行順序而將讀取指令 A 4緊鄰 储存讀取指令 A4, 由於佇列 Q'的第二指令區段中, 排列 於佇列單元 QE10後之佇列單元 QE11所儲存的讀取指令 b4 並非讀取系統記憶體 24的分頁 A, 因此佇列 Q'的第二指






## 五、發明說明 (12)

區段中讀取系統記憶體 24之分頁 A的所有讀取指令 A3、A4 已完成重新排序的操作。由於讀取指令B3、B4尚未進行 重新排序操作,而讀取指令B3係記錄於佇列Q'的佇列單 元 QE8而對應較高的執行優先權,因此調整讀取指令 B3的 執行順序而將讀取指令B3緊鄰於讀取指令A4之後,亦即 於佇列 Q''中,佇列單元 QE11係用來儲存讀取指令 B3,然 後搜尋佇列Q'之第二指令區段中是否有與讀取指令B3一 樣讀取系統記憶體 24之分頁 B的任何讀取指令,於本實施 , 佇列 Q'之佇列單元 QE11所儲存的讀取指令 B4亦讀 取系統記憶體 24的分頁 B, 因此亦調整讀取指令 B4的執行 順 予 而 將 讀 取 指 令 B 4緊 鄰 於 讀 取 指 令 B 3之 後 , 亦 即 於 佇 列 Q''中,佇列單元 QE12係儲存讀取指令 B4,此時,佇列 Q'之第二指令區段中的所有讀取指令A3、B3、C3、A4、 B4、 C4已完成重新排序的操作,亦即於重新排序佇列 Q' 後的相對應佇列Q''中,佇列單元QE7、QE8、QE9、 QE10、QE11、QE12則依序紀錄讀取指令C3、C4、A3、 A4 · B3 · B4 ·

如業界所習知,繪圖晶片 18條以依序存取 (in-order)方式而經由加速影像處理埠介面讀取系統 記憶體 24,亦即繪圖晶片 18依序輸出讀取指令 A1、B1、 C1、A2、B2、C2、A3、B3、C3、A4、B4、C4來分別依序 讀取系統記憶體 24的資料,因此,記憶體控制電路 15亦 必須依據讀取指令 A1、B1、C1、A2、B2、C2、A3、B3、






## 五、發明說明 (13)

C3、 A4、 B4、 C4的 指 令 接 收 次 序 以 將 對 應 該 讀 取 指 令 A1、B1、C1、A2、B2、C2、A3、B3、C3、A4、B4、C4的 資料回傳至繪圖晶片 18,舉例來說,若讀取指令 A1、 B1、C1、A2、B2、C2、A3、B3、C3、A4、B4、C4係分別 讀取系統記憶體 24上的儲存資料 DATA1、 DATA2、 DATA3、 DATA4 · DATA5 · TADA6 · TADA7 · TADA8 · TADA9 · DATA10、 DATA11、 DATA12, 則不管記憶體控制電路 15實 際執行讀取指令 A1、B1、C1、A2、B2、C2、A3、B3、 C3、A4、B4、C4的次序為何,記憶體控制電路15最後必 須依據儲存資料 DATA1~DATA12的次序而將上述儲存資料 D TA1~DATA12回傳至繪圖晶片 18。所以,當讀取指令 A1、B1、C1、A2、B2、C2、A3、B3、C3、A4、B4、C4的 執行次序改變時,必然會造成繪圖晶片 18於等待記憶體 控制電路 15回傳資料,如圖四所示,於未重新排序的佇 列 Q'中,讀取指令 B1係記錄於佇列單元 QE2中,所以當記 憶體控制電路 15依據佇列 Q'來執行讀取指令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4時 , 當 讀 取 指令 A1完成後即會執行讀取指令 B1。然而,於已重新排 中,讀取指令B1係記錄於佇列單元QE3中 以當記憶體控制電路 15依據佇列 Q''來執行讀取指令 A2 · B1 · B2 · C1 · C2 · C3 · C4 · A3 · A4 · B3 · 讀取指令 B1則必須等到讀取指令 A1、 A2完成後才會 執行,亦即當繪圖晶片 18接收到記憶體控制電路 15執 讀取指令A1所回傳的儲存資料DATA1後,繪圖晶片






## 五、發明說明 (14)

須等待記憶體控制電路 15執行讀取指令 A2以讀取儲存資 料 DATA4的操作時間。請注意,記憶體控制電路 15如業界 所習知會先將儲存資料 DATA4記錄於一暫存器 (buffer) ,亦即不會立即回傳至繪圖晶片 18,然後當記憶體控 制電路 15執行讀取指令 B1後才將相對應儲存資料 DATA2回 傳至繪圖晶片 18。同樣地,對於讀取指令 C1而言,其係 記錄於佇列 Q''之佇列單元 QE5中,亦即當繪圖晶片 18接 收到記憶體控制電路 15執行讀取指令 B1所回傳的儲存資 料 DATA 2後, 繪圖晶片 18必須等待記憶體控制電路 15執行 讀取指令 B2以讀取儲存資料 DATA5的操作時間,而記憶體 捏 詞電路 15亦先將儲存資料 DATA5記錄於該暫存器中而未 立即回傳至繪圖晶片 18, 然後當記憶體控制電路 15執行 讀取指令 C1後則可將相對應儲存資料 DATA3回傳至繪圖晶 片 18, 由於該暫存器以儲存有儲存資料 DATA4、 DATA5, 此記憶體控制電路 15可隨即讀取該暫存器以依序傳送 储存資料 DATA4與储存資料 DATA5至繪圖晶片 18。


比較圖四所示之未重新排序的佇列 Q'以及重新排序 後的佇列 Q', 於第一指令區段中,讀取指令 B1、C1於佇 列 Q'中係記錄於佇列單元 QE2、QE3中,而讀取指令 B1、 C'於重新排序後之佇列 Q', 中係記錄於佇列單元 QE3、QE5 中,由於佇列單元 QE3的執行優先權低於佇列單元 QE2, 以及佇列單元 QE5的執行優先權低於佇列單元 QE3,因此 當記憶體控制電路 15執行重新排序後之佇列 Q', 時,繪圖






## 五、發明說明 (15)

晶片 18必須等待記憶體控制電路 15以便獲得所要的儲存 資料 DATA2、 DATA3, 所以, 為了避免繪圖晶片 18因為等 待資料而嚴重地影響其執行效率,因此本發明資料讀取 方法使用該區塊容量限制值以調整執行重新排序的讀取 指令數目,亦即當該區塊容量限制值為32\*64位元時,對 於最差狀況 (worst case) 來說,例如讀取指令 A3紀錄 於佇列Q'之第二指令區段中的佇列單元QE7,卻紀錄於重 新排序後之佇列Q'的第二指令區段中的佇列單元QE12, 在不考慮系統記憶體24之分頁切換的操作時間下,本發 明資料讀取方法可使繪圖晶片 18等待資料的時間不會大 系統記憶體24擷取32\*64位元之資料量的時間,換句話 說,本發明資料讀取方法可設定適當的區塊容量限制值 以控制繪圖晶片 18等待資料的時間,亦即可調整繪圖晶 18擁有最佳的執行效率。更進一步,可動態調整適當 區塊容量限制,依據系統記憶體 24當時忙碌 (busy)的 程度來調整,舉例來說,當記憶體處於忙碌狀態時,可 調大區塊以減少被關閉頁的數目,反之,可調小區塊或 維持原有之設定。此外,本發明資料讀取方法雖然會造 成繪圖晶片 18於等待資料的過程中閒置 (idle),然 ,當佇列中的讀取指令於重新排序後,卻可大幅降低 统記憶體24之分頁切換的操作時間,舉例來說,對於 重新排序的佇列 Q'來說,當記憶體控制電路 15執行讀 取指令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4讀 取 系 統 記 憶 體 24的 储 存 資 料 DATA1~DATA12時,






## 五、發明說明 (16)

系統記憶體 24必須執行 11次分頁切換的操作,如業界所 習知,該分頁切換的操作包含有關閉一分頁及開啟另 , 因此必定會造成系統記憶體 24的資料擷取效率不 ,而本實施例則將讀取指令A1、B1、C1、A2、B2、 C2、A3、B3、C3、A4、B4、C4劃分為第一、二指令區 ,並於第一、二區塊中進行重新排序的操作來產生行 列 Q'',當記憶體控制電路 15依據佇列 Q''來執行讀取指 今 A1、 A2、 B1、 B2、 C1、 C2、 C3、 C4、 A3、 A4、 B3、 B4 , 系統記憶體 24僅需執行 4次分頁切換的操作,所以可 幅增進系統記憶體24的資料擷取效率。總而言之,雖 针於繪圖晶片 18來說,本發明資料讀取方法會使其閒 置以等待所需資料,然而,對於系統記憶體24而言,本 明資料讀取方法可大幅地增進其資料擷取效率,換句 , 系統記憶體 24之資料擷取效率的提升可同時補償 繪圖晶片 18因為等待所需資料所需的時間。請注意,本 施例中,該排序方法係應用於一顯示控制電路讀取 系統記憶體所輸出的讀取指令,然而,本發明資料讀取 方法亦可應用於其他資料處理裝置(例如中央處理器) 統記憶體進行資料讀取運作 , 亦可達到提升整 資料讀取之效率的目的 , 均屬本發明之範

相較於習知技術,本發明資料讀取方法使用一區塊容量限制值來劃分一佇列中的複數個讀取指令為複數個指令區段,其中係經由該區塊容量限制值來限定一繪圖





## 五、發明說明 (17)

晶片於一最差狀況下所需等待的時間,因此可避免該繪圖品片於複數個讀取指令經由重排執行順序後造成本身運算效能的惡化,始該指令區段中的讀取指令係用來讀取一系統記憶體中的N個分頁,則本發明資料讀取方法重排該指令區段中讀取指令的執行順序以使重排後的讀取指令執行時,該系統記憶體僅需執行(N-1)次分頁切換的操作。整體而言,本發明資料讀取方法可提升該增圖品片讀取該系統記憶體的執行效率,並進一步地增進該繪圖品片的運算效能。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



## 圖式簡單說明

## 圖式之簡單說明:

圖一為習知電腦裝置的功能方塊圖。

圖二為習知加速影像處理埠介面與習知週邊傳輸介面的資料傳輸示意圖。

圖三為圖一所示之系統記憶體的資料讀取時序圖。

圖四為本發明資料讀取方法重排讀取指令的示意

圖

# 區 式 之 符 號 說 明

26 輸入裝置

10電腦裝置12中央處理器14北橋電路16南橋電路18繪圖晶片20繪圖記憶體22顯示裝置24系統記憶體



1. 一種電腦系統之資料讀取方法,該電腦系統包含一記憶體控制電路(memory controller),用來執行複數個記憶體讀取指令係由該電腦系統之資料處理裝置依一預定讀取順序逐一傳輸至該記憶體控制電路以讀取該電腦裝置之記憶體裝置所儲存之資料,該方法包含有:


使用該記憶體控制電路設定一區塊容量限制值;使用該記憶體控制電路依據該區塊容量限制值與該預定讀取順序來劃分對應該預定讀取順序之複數個記憶體讀取指令為複數個指令區段,且每一指令區段之相對應數個記憶體讀取指令所讀取之儲存資料之容量總和不大於該區塊容量限制值;以及

依據屬於同一指令區段之複數個記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁,使用該記憶體控制電路先執行該指令區段中所有屬於相同分頁之儲存資料所對應之記憶體讀取指令,再執行該指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

2. 如申請專利範圍第1項所述之資料讀取方法,其另包含:


若下一指令區段中之記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁中具有相同於前一指令區段最後一個記憶體讀取指令所對應之儲存資料之分





頁,則使用該記憶體控制電路先執行該下一指令區段中所有屬於該分頁之儲存資料所對應之記憶體讀取指令,再執行該下一指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

- 3. 如申請專利範圍第1項所述之資料讀取方法,其中該記憶體控制電路係使用一佇列(queue)以儲存該複數個記憶體讀取指令。
- 4. 如申請專利範圍第1項所述之資料讀取方法,其中該記意體控制電路係設置於該電腦系統之北橋電路(north bridge circuit)中,且該北橋電路係用來控制一顯示控制電路與該記憶體裝置之間的資料傳輸。
- 5. 如申請專利範圍第1項所述之資料讀取方法,其中該記憶體控制裝置讀取該記憶體裝置之資料係為傳輸至一顯示控制電路 (display controller)。
- 6. 如申請專利範圍第 5項所述之資料讀取方法,其中該顯示控制電路係經由該電腦系統之加速影像處理埠 (accelerated graphics port, AGP) 匯流排而電連接於該記憶體控制電路。
- 7. 如申請專利範圍第 5項所述之資料讀取方法,其中該



顯示控制電路係為一顯示卡 (graphics card)。

- 8. 如申請專利範圍第5項所述之資料讀取方法,其中該顯示控制電路係設置於該電腦系統之北橋電路中。
- 9. 如申請專利範圍第1項所述之資料讀取方法,其中該記憶體裝置係為該電腦系統之系統記憶體。
- 11. 一種記憶體控制器讀取記憶體裝置的方法,該記憶體控制器執行複數個記憶體讀取指令,該複數個記憶體 讀取指令依一預定讀取順序該記憶體裝置所儲存之資料,該方法至少包含:

使用該記憶體控制器設定一區塊容量限制值;

使用該記憶體控制電路依據該區塊容量限制值與該預定讀取順序來劃分對應該複數個記憶體讀取指令為複數個指令區段,且每一指令區段之相對應複數個記憶體讀取指令所讀取之儲存資料之容量總和不大於該區塊容量限制值;以及

依據屬於同一指令區段之複數個記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁,使用該記




憶體控制電路先執行該指令區段中所有屬於相同分頁之儲存資料所對應之記憶體讀取指令,再執行該指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

12. 如申請專利範圍第11項所述之記憶體控制器讀取記憶體裝置的方法,另包含:


若下一指令區段中之記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁中具有相同於前一指令區段最後一個記憶體讀取指令所對應之儲存資料之分頁,則使用該記憶體控制電路先執行該下一指令區段中所對應之記憶體讀取指令,再執行該下一指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

13. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體控制電路係使用一佇列 (queue)以儲存該複數個記憶體讀取指令。

14. 如申請專利範圍第11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體控制電路係一電腦系統之北橋電路(north bridge circuit)中,且該北橋晶片係用來控制一顯示控制電路與該記憶體裝置之間的資料傳輸。





- 15. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體控制裝置讀取該記憶體裝置之資料係為傳輸至一顯示控制電路 (display controller)。
- 16. 如申請專利範圍第15項所述之記憶體控制器讀取記憶體裝置的方法,其中該顯示控制電路係經由該電腦系統之加速影像處理埠(accelerated graphics port, AGP)匯流排而電連接於該記憶體控制電路。
- 17. 如申請專利範圍第 15項所述之記憶體控制器讀取記憶體裝置的方法,其中該顯示控制電路係為一顯示卡(graphics card)。
- 18. 如申請專利範圍第15項所述之記憶體控制器讀取記憶體裝置的方法,其中該顯示控制電路係設置於該電腦系統之北橋電路中。
- 19. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體裝置係為一電腦系統之系統記憶體。
- 20. 如申請專利範圍第11項所述之記憶體控制器讀取記





憶體裝置的方法,其中該記憶體控制電路係依據該預定 讀取順序逐一回覆相對應儲存資料至一顯示控制電路。












| | |



围阳

